삼성전자는 ‘V1 라인’에서 초미세 EUV 공정 기반 7나노부터 혁신적인 GAA(Gate-All-Around) 구조를 적용한 3나노 이하 차세대 파운드리 제품을 주력으로 생산할 계획이다.
삼성전자는 최첨단 공정 기술을 바탕으로 퀄컴, 바이두 등 대형 팹리스(Fabless, 반도체 회로 설계) 기업과 협력을 추진하며 모바일부터 HPC(High Performance Computing) 분야까지 파운드리 영역을 확대해 나가고 있다.
‘V1 라인’은 5G·AI·자율주행 등 4차 산업혁명 시대를 가속화하는 차세대 반도체 생산 핵심기지로서 역할을 할 것으로 기대된다.
□ ‘V1 라인’은 삼성전자의 첫 번째 EUV 전용 라인으로 2018년 초 건설을 시작해 2019년 하반기 완공되었다.
2020년까지 누적 투자 금액은 약 60억불 수준이며, V1 라인 가동으로 2020년 말 기준 7나노 이하 제품의 생산 규모는 2019년 대비 약 3배 이상 확대될 것으로 예상된다.
□ EUV 노광 기술은 짧은 파장의 극자외선으로 세밀하게 회로를 그릴 수 있어 7나노 이하 초미세 공정을 구현할 수 있다.
이는 급증하는 정보를 처리할 수 있는 고성능 저전력 반도체를 만드는데 필수적인 기술이다.
또한 EUV 노광 기술을 적용하면 회로를 새기는 작업을 반복하는 멀티 패터닝(Multi-Patterning) 공정을 줄일 수 있어 성능과 수율이 향상되고, 제품 출시 기간을 단축할 수 있는 장점이 있다.
삼성전자는 2019년 4월 업계 최초로 EUV 공정을 적용한 7나노 SoC 제품을 출하한 데 이어, 2019년 하반기부터는 6나노 제품 양산을 시작했다.
5나노 공정은 2019년 하반기 제품 설계를 완료했으며, 4나노 공정은 2020년 상반기 공정 개발을 완료하고 하반기에 제품 설계도 마칠 계획이다.
□ 시스템반도체 산업 생태계 강화를 위한 ‘SAFE’ 프로그램 등을 통해 국내 중소 팹리스 반도체 업체들과의 상생 협력을 지속 추진하고 있다.
‘SAFE(Samsung Advanced Foundry Ecosystem)’는 삼성 파운드리와 에코시스템 파트너, 그리고 고객 사이의 협력을 강화하여, 뛰어난 제품을 효과적으로 설계할 수 있도록 돕는 프로그램이다.
고객사가 복잡한 반도체 칩 설계의 어려움을 극복하고, 보다 쉽게 설계 검증을 할 수 있도록 자동화 설계 툴과 설계 방법론을 제공하고 있다.
삼성전자의 다양한 파운드리 설계 자산(IP, 라이브러리)에 대한 접근성을 높여, 고객 및 파트너사들이 보다 쉽고 빠르게 설계를 할 수 있도록 지원하고 있다.
또한, 국내 중소 팹리스 업체의 개발 활동에 필수적인 MPW(Multi-Project Wafer)프로그램을 공정당 년 3~4회로 확대 운영함으로써 더 많은 기회를 제공하고자 노력하고 있다.
<저작권자 ⓒ 미디어경제뉴스, 무단 전재 및 재배포 금지>
박진수 기자 다른기사보기
